芝能智芯出品

半导体行业的快速发展推动垂直芯片堆叠技术成为关键的创新。

通过晶圆到晶圆键合实现的垂直堆叠，大幅缩短了信号路径，减少了延迟并提高了系统性能，推动了更小、更薄、功耗更低的芯片封装。这种先进封装技术使得逻辑和内存之间的紧密结合成为可能，推动了半导体工艺的新高峰。

垂直堆叠面临着晶圆边缘工艺带来的挑战，尤其是晶圆平整度和边缘缺陷的控制。

Part 1

垂直堆叠的挑战与机遇

和先进封装的性能提升

垂直芯片堆叠技术将互连间距从铜微凸块中的35µm缩小至10µm以下，这一技术突破使得多层逻辑与内存堆叠成为现实。

然而，随着堆叠的垂直化，晶圆边缘缺陷成为阻碍产量提升的主要难题。晶圆边缘的缺陷不仅会影响单个芯片的良率，还可能对整个晶圆上的芯片性能产生重大影响。

因此，工程师们对晶圆边缘的处理进行了深度优化，采用了一系列新的工艺和技术，包括湿法与干法蚀刻、化学机械抛光（CMP）、边缘沉积以及修整步骤等。

随着晶圆堆叠技术的发展，芯片封装的性能和能效取得了显著提升。

通过先进封装技术，芯片堆叠实现了更高的处理速度和更低的功耗。这不仅提高了计算速度，还优化了系统的效率。将内存与处理器紧密结合，通过短路径传输数据，大大减少了能耗。

此外，垂直堆叠显著减少了内存访问周期，使得系统性能得到了大幅提升。这种改进不仅限于性能，还体现在晶圆堆叠工艺的优化上。例如，Lam Research与CEA-Leti合作开发了新的边缘沉积工艺，解决了在晶圆减薄前的边缘强化问题。

这一技术可以有效防止晶圆在后续处理过程中出现破裂，尤其是在CMP过程中，从而提升整体良率。

在晶圆到晶圆的键合过程中，晶圆的平整度是确保高良率的关键。

为了实现高精度的混合键合，晶圆必须满足极高的平整度要求，中心到边缘的不均匀度需小于1纳米。任何颗粒、划痕或薄膜剥落都可能成为潜在的缺陷源，影响混合键合的质量与产量。

IBM在20世纪80年代末开发的CMP技术，已经成为晶圆平整化的重要手段。在浅沟槽隔离、BEOL互连和铜镶嵌互连等应用中，CMP技术被广泛应用，以确保晶圆表面的平整度和边缘的稳定性。

CMP技术不仅优化了晶圆的平整性，还大幅减少了边缘的颗粒缺陷，从而提高了晶圆堆叠的成功率。

CMP技术取得了显著进展，但在工艺控制中仍存在诸多挑战。晶圆边缘的加工复杂性使得工程师们需要在材料去除率与均匀性控制之间找到微妙的平衡。

过快的去除速度可能导致晶圆边缘不均匀性增加，甚至出现机械损伤。这种损伤不仅影响单个晶圆的良率，还可能对整个晶圆的处理过程造成负面影响。

CMP工艺中的浆料和垫片供应商，例如Applied Materials、Ebara Technologies和Axus Technology，正在针对不同的应用进行优化，以确保晶圆表面和边缘的平整度。

在这些工艺中，化学和机械工程的结合显得尤为重要，确保工具、垫片和浆料的组合达到最佳效果。

Part 2

干法与湿法蚀刻技术的应用

在优化晶圆堆叠工艺中，干法与湿法蚀刻技术同样扮演着重要角色。

Lam Research的斜面蚀刻技术自20世纪初就已经应用于生产，通过去除不良材料提高晶圆的良率。蚀刻技术不仅能去除晶圆边缘的薄膜，还能清除可能影响晶圆性能的颗粒缺陷。

干法与湿法清洗工艺各有优势，但设备制造商在选择工艺时需要考虑晶圆处理的具体需求。

随着工艺节点的不断缩小，晶圆边缘缺陷的重要性也在逐步提升。现代蚀刻工艺不仅注重去除晶圆边缘的缺陷，还确保晶圆在后续的处理过程中不受到污染或损坏。

薄晶圆的处理是一项极具挑战性的任务，特别是在晶圆堆叠过程中。

为了确保晶圆在处理过程中不发生弯曲或破裂，芯片制造商通常采用晶圆与玻璃晶圆的临时粘合技术。通过这一工艺，晶圆得以在处理过程中保持稳定，防止在减薄过程中出现机械损伤。

Brewer Science等公司开发了专用的临时粘合和解粘合技术，进一步提升了薄晶圆处理的可靠性。

通过精确控制粘合剂和激光剥离工艺，工程师们能够确保晶圆在剥离过程中的清洁度，从而提高混合键合的成功率。

小结

随着半导体技术的不断进步，晶圆堆叠和混合键合工艺已经成为推动芯片性能提升的关键。通过优化晶圆边缘的处理工艺，芯片制造商能够有效解决晶圆平整度与边缘缺陷的问题，进一步提升产量和良率。这些创新工艺不仅推动了垂直堆叠技术的发展，也为未来半导体工艺的进步奠定了坚实的基础。