文丨俊俊
二季度转盈为亏，股价暴跌，大裁员等事件，让英特尔显得不太能打。
但，沉舟侧畔千帆过，柳暗花明又一村。
面对同行的惊涛骇浪，暴雨狂风，英特尔早已坐不住了，正在频繁发力，力挽狂澜。
奋力重拾，高端芯片话语权
为了在与台积电的竞争中拔得头筹，英特尔（Intel）必须在新一代光刻工艺上取得领先。
早在今年3月5日，英特尔就高调宣布，收到了ASML的全球首台新一代高NA EUV 光刻机。
而在近日 8 月 1 日财报电话会议记录，英特尔首席执行官帕特·基辛格 (Pat Gelsinger) 表示，将斥资 3.5 亿欧元（3.83 亿美元）购买新的High-NA EUV 光刻机。
ASML（阿斯麦）于2023年推出了最新EUV光刻设备：High-NA EUV。
EUV 光相比上一代DUV 光（如KrF、ArF）而言，波长（基于瑞利准则，光源的波长越短，投影物镜的数值孔径越大，光刻机的分辨率就越小，从而支持更高精度的芯片制程）大幅缩短，只有13.5nm。
这里的NA指的是物镜的数值孔径（NA）。EUV 光刻机的物镜数值孔径越大，性能越强，可惜只有一个缺点，就是贵。ASML 前总裁兼技术长Martin van den Brink 说，新High-NA EUV 晶圆生产速度达每小时400~500 片，比标准EUV 的200 片快2~2.5 倍。
作为先进制程芯片量产的必备“武器”，High-NA EUV 售价近4 亿美元。英特尔花费巨资，向世界表露了赶超全球“代工之王”台积电的野心。
Intel高调宣布采用ASML的High-NA EUV + DSA 方案，作为其光刻工艺，引发业界哗然。
在外界看来，DSA（Directed-self Assembly，定向自组装）可能成为英特尔在新一代制程上反击台积电的重要武器。DSA 利用一种叫做 BCP（Block Co-Polymer，嵌段共聚物）的化学品，利用其“自组装”的化学性质，英特尔有望大幅降低 High-NA EUV 的光刻成本。
其实，DSA 并非是一夜成名的新技术，早在10年前，当EUV 光刻机还未被发明出来时，DSA 就已经被列在DUV 的扩展技术清单上了。根据英特尔光刻负责人 Mark Phillips 博士的报告，BCP 提纯技术已经取得较大进展，这也是英特尔在此刻选择 DSA 技术路线的关键原因。
当然，英特尔并不是唯一一家研究DSA 的芯片制造商，台积电近年来也在进行DSA 的研发工作。
英特尔通过DSA 与High-NA 的结合，能够解决 High-NA 的成本问题，并且率先将此技术产品推向市场，英特尔则有望在下一代制程竞争中反超台积电，夺回话语权。届时，英特尔 14A不仅能服务于内部生产需求，而且能够赢得外部市场的广泛采纳。
展现英特尔雄心的一点是，英特尔计划到 2027 年将该技术用于商业生产。英特尔是宣布成为第一家将ASML的High-NA EUV光刻机应用于大规模生产环节的公司，而台积电和三星目前都只将其用于研发环节。（原因是High-NA EUV的单次曝光成本比现有的Low-NA双重曝光更高，经济效益不足，刚好也对齐了前面提到的英特尔DSA 方案）
就发展路径看来，ASML 标准EUV 可列印13.5 纳米线宽，新High-NA EUV 经进一步调整，已用实验机列印8 纳米线宽，是EUV 的新纪录，已被证明可满足基本规格。
TheElec 引述未具名消息人士报导，ASML今年准备制造5台High-NA EUV 设备。由于这种设备每年只能生产约5~6台，代表第一批将全数出货给英特尔。
对想要打造2纳米芯片的业者来说，High-NA EUV 不可或缺。
Martin van den Brink 强调，ASML 取得进展，整个列印线宽作业至8 纳米纪录并校正，还有一定程度重叠覆盖。ASML 对High NA EUV 充满信心，能再突破极限。
除了ASML 自己测试 High NA EUV，拥有High NA EUV 的英特尔也在美国俄勒冈州D1X 厂测试，预定以Intel 18A 制程研发与训练，之后量产Intel 14A 制程。
至于英特尔对手台积电则对机器的价格表示担忧。台积电高级副总裁Kevin Zhang表示，不喜欢 NA EUV 的标价，而台积电所谓的 A16 节点技术将于 2026 年底推出，不需要使用 ASML 的High NA EUV 机器，可以继续依赖台积电较旧的极紫外设备。
英特尔代工厂，重要里程碑
在AI市场的浪潮中，英特尔似乎并未抓住机遇。
亡羊补牢，为时不晚。
继英特尔痛苦的第二季度财报电话会议和上周宣布的2025 年成本削减计划之后，越来越明显的是，在英特尔看来，自己的未来掌握在其代工集团手中。
英特尔正在一步步重新夺回并保留晶圆厂工艺领导地位。这意味着在接下来的 18 个月左右，所有人的目光都将集中在公司的 20A（2纳米级）和 18A（1.8纳米级） 工艺节点上。
作为英特尔雄心勃勃的“4 年 5 个节点”路线图的最后节点，孪生的 20A/18A 是多项新技术的巅峰之作，主要是英特尔的 GAAFET 实现（RibbonFET），它与英特尔的背面供电网络 (BS-PDN) 技术 PowerVia 相结合。
20A 是英特尔该节点的早期版本，而 18A 是经过改进的版本，可长期在内部使用，也是英特尔代工厂的第一个主要外部节点。
最近英特尔的18 A 节点成为市场关注的焦点。
8月7日早上，英特尔发布头条新闻，其首批 18A 芯片已从开发工厂返回，并成功启动操作系统。
这是英特尔芯片研发的重要一步。这意味着Intel 18A 芯片不仅可以上电运行，工作开机，而且可以顺利启动操作系统，运行良好，完成核心任务。
此前，英特尔CEO Pat Gelsinger表示，英特尔IDM 2.0晶圆代工战略的成败就在于18A。
英特尔在18A工艺节点的进展表明其在半导体制造领域的雄心壮志。
对于英特尔来说，这是一个好兆头，表明他们的硅光刻雄心不仅取得了成功，而且他们在先进封装领域处于领先地位的意图也正在按计划进行。
如果英特尔一切进展顺利，我们应该会在近半年看到第一批 18A 芯片的发布。
RibbonFET 和 PowerVia 是英特尔代工厂通过英特尔 18A 向所有客户提供的突破性创新。英特尔代工厂也将是第一个成功为代工厂客户实施 RibbonFET 全栅极晶体管和 PowerVia 背面供电技术的代工厂。
RibbonFET 可以严格控制晶体管通道中的电流，从而进一步缩小芯片组件的尺寸，同时减少漏电，这是芯片密度越来越高的关键因素。
PowerVia 通过将电力输送与晶圆正面分离来优化信号路由，从而降低电阻并提高功率效率。
这些技术共同展示了一种强大的组合，可以大幅提高未来电子设备的计算性能和电池寿命，实现更大的处理器规模和效率，推动人工智能计算向前发展。英特尔凭借这两项技术率先进入市场，对其全球代工服务来说或是潜在胜利。
据悉，英特尔将用于明年推出的新一代客户端和服务器产品，外部客户产品将于明年上半年完成流片。
对于英特尔来说，20A 和18A 距离产品落地似乎还很远？英特尔的20A 和18A工艺是否能比台积电的相应制造工艺提前推出？不得而知。
台积电方面，则相信其N3P（3纳米级）技术将在功耗、性能和面积（PPA）等方面与英特尔的18A相媲美，而其N2（2纳米级）将在所有方面超越之。
也有不少人认为，现在说英特尔在今年或者明年追上台积电似乎还是有点太理想化了。
但事实怎样，谁又知道呢？在事实还无法进行验证之前，一切都未可知。
能够识别风向，避免沉船，对于一个企业的未来至关重要。
或许英特尔已经领悟了这一点，在经历过死守CPU市场，拒绝苹果订单，丢掉移动互联网的门票，以及砍掉GPU研发项目，失去人工智能赛道的门票的曲折过程中，英特尔在AI浪潮中稍逊风骚。
面对“deliver一直miss”的质疑，面对大家认为其已经沦为全球晶圆厂排名的“末位”玩家，想要再起风云已是“不可能完成的任务”的诟病，英特尔的未来答卷能否配得上当下的雄心？
只有英特尔自己知道。
或许，成败从来都不只是选择的结果，脚踏实地地行动，才是成功的决定性因素。
好在，英特尔，正在路上。
