台积电正不断推进一代又一代的芯片制程，自2020年以来大规模量产5nm芯片之后，台积电又顺利在2021年量产出4nm芯片，相关芯片终端产品包括联发科天玑9000处理器。

而今年将顺利将芯片制造迭代到3nm，为苹果等客户代工。那么再往下的2nm，台积电打算什么时候量产呢？芯片制程越往下越难，该如何提升芯片性能呢？

芯片制造行业都将目光放在了台积电身上，这家公司的技术突破与否，决定了人类的芯片制造技术能否再上一个台阶。

本以为5nm制程时代已经是终点，没想到台积电依然在冲刺摩尔定律的极限，5nm之后的4nm芯片也进入到了商用阶段。而关于更先进的芯片制程迭代，台积电也明确表态了。

据台积电总裁魏哲家表示，2022年下半年即可投产3nm，2025年可实现2nm芯片的量产。

业内已经传出台积电要在今年8月份量产3nm的消息了，经过台积电的进一步确认之后，3nm应该是没有什么大问题了。只要一切顺利，3nm从量产到推送商用只是时间问题。

但重点在于台积电对2nm芯片的量产时间放在了2025年。这意味着什么？

要知道台积电基本上都是一年一代制程，从2020年到2022年一共经历了5nm、4nm、3nm。

按照这个时间来推算，从中发现的规律是台积电会在2023年量产2nm，可是2nm要在3年后才能量产，意味着这中间台积电不会有工艺制程的迭代。换句话说台积电会经历了3年左右的新纳米制程工艺空档期。

以全球科技高速发展的趋势来看，尽管现有的7nm到3nm已经能满足至少95%以上的需求，但人类对科技探索从未止步，如果有3年时间无法更迭到2nm，相关的科技探索研发都会延后。

所以出现一个问题，那就是芯片制程越往下越难，该如何提升芯片性能呢？

如果是在以前，可能会从芯片材料，半导体设备技术提升或者工艺路径等多个方向出手，将集成电路可容纳晶体管进一步压缩，把芯片制造推上更高的高度。

可相比其它遥不可及，难以从理论走向实践的技术，眼下就有一个不断被人们提及，并且已经得到验证的芯片性能提升方案，那就是芯片堆叠。

芯片堆叠是华为较早提出的一个概念，简单来说就是采用芯片封装工艺，将两块芯片堆叠在一起，然后取得更好的性能表现。

这项技术之前一直是处在理论当中，而且在网上受到各种质疑，什么天方夜谭，不切实际等类似的评论比比皆是。但是现在，业内已经开始正视芯片堆叠技术了，而且还有实践成果。

比如苹果公司研发的M1 Ultra就是用两块M1 Max进行堆叠组合的。后续华为还公布了一份名为“一种芯片堆叠封装及终端设备”的专利技术。

除此之外，英特尔联合一众巨头组建出UCIe联盟，对小芯片制定互联互通行业标准，其理论核心也是将多块小芯片堆叠在一起组合使用。

种种理论和实践成果都证明芯片堆叠技术是存在的，而且是有望用于芯片性能提升的。可问题是，华为这项新技术和台积电的制程迭代直接关系呢？

前面提到台积电未来会有几年时间的工艺制程提供空档期，那这期间台积电该用怎样的技术来做到性能进步呢？或许就是芯片堆叠了。

那么华为的这项新技术有何前景呢？最大的前景就是为芯片行业提供更大的可能性，让人类芯片制造产业有望探索到更广阔的空间。

据网传台积电公布的工艺路线图显示，台积电未来几年的工艺都有明确规划。2023年量产N4X工艺，2024年可能就是N4P，由此来完成这几年的工艺过渡。

而这些推出的工艺其实都可以从芯片堆叠的方式来做到性能提升，由此可见，台积电明确表态2025年量产2nm，在此之前采用的芯片堆叠技术再次证明了华为的新技术是对的。

其实不需要特殊去验证，因为时间会证明一切。网上从一开始流传出海思“双芯叠加”的专利之后，关于芯片堆叠这项技术的争论就没有停止，而现在各方面的迹象都表明芯片堆叠不只是停留在理论基础。

芯片制造会受到物理工艺的界限，导致纳米制程时代越往下越困难。就连台积电为了实现2nm芯片量产，也得等到2025年。不过华为芯片堆叠技术或许能有效解决芯片性能提升问题，就看将来能不能在行业内大规模普及了。期待这样的行业景象能早日到来。

对此，你们怎么看呢？欢迎留言和转发。