芯片分析问答

芯片迷不休息 2025-02-28 08:38:42
半导体工程师 2025年02月27日 09:17 北京Q1

QFN封装,打18μm镀钯铜线,HTOL1000hr后多脚位脱球,EDX显示pad和焊球上有S,CL,Sn元素,这个正常不?

A1

1.建议问一下工厂是不是在外围投放了灭虫灭鼠的药剂,药剂里面的S和CL可能会通过风滤系统进入到封装车间;

2.还有一种可能,打一下线材本身会不会就含S了,而且塑封料本身也会有S和Cl的管控的,看下PPM超了没;

3.一般打线脱球主要还是看芯片切割后的保存环境,打线前有没有 plasma 清洗干燥过;还有线材的保存环境,是否过期;这种含量的元素,就算空气中有,也只是少数,不太可能影响到作业时候的批量出问题。

Q2

芯片打线的线径,按照多少电流密度去选择?

A2

这个问题对打线类,实际很少存在,高速和低速线不存在这个问题,电源域中的打线,同网络中的能多打就多打,不同网络的中间隔离了地,或者电流小要求不高的电源,电流密度问题,只有基板才会特别考虑。

Q3

老化板的使用寿命,有标准吗?

A3

看你做多少小时,可以复用几次,器件和板子选择成本和寿命强相关,一般3000hr起。

Q4

什么是WLR晶圆级可靠性监控测试?

A4

这是Fab要做的可靠性测试,WLR晶圆级可靠性要和晶圆厂沟通的,看做到什么层次,一般来说就是WAT的定期监控,做SPC管控;长期的话还要做定期的Wafer抽样HTOL可靠性。如果和晶圆厂关系好,掌控性高,那就可以考虑和晶圆厂一起监控一些比较关键的前置工艺,比如poly层、高压区注入一致性等的问题。

Q5

QFN封装MSL1产品在HTOL(1000小时)后发现一焊点键合面有明显裂纹和空洞,这种异常可能是Kirkendall引起的?还是什么原因导致的?这种空洞SAT能扫出来不?还是要切了以后才能发现?

A5

有点像Kirkendall,但是这个现象是金线上才会出现,這個SAT扫不出來,只能利用3D-Xray (2.5D不行)但是成本很高,如果樣品數量多,建議切片。

Q6

车规FC-BGA芯片的可靠性要求Grade 3等级,对应的潮敏等级是MSL3还是MSL4?这个JEDEC里面有具体规定吗?

A6

车规最低要求MSL3。

Q7

晶圆在做CP时,如果针扎有点深,导致小部分晶圆PAD metal2有针痕,电路层是在metal1下面,这种会导致成品因为这个因素漏电后,该芯片升温很大的现象吗?

A7

Pad metal没扎破,下面的绝缘层没有破碎,应该不会,否则有漏电风险。

Q8

发给方案商的芯片,良率低于多少会退货?业内有没有约定俗成的一般标准?

A8

看约定吧,商业/工业一般要求不高于500ppm,特殊场景会更严格。

Q9

BGA产品工业级有JEDEC规定必须要做HTOL实验吗?或者说HTOL实验在哪种情况下必须要做(除了车规),有文件标准规定吗?

A9

HTOL是普遍适用的吧,属于device级别,和什么类型封装无关,车规对于HTOL的要求比工规更严格,可以参照JEDEC 47K。

Q10

产品导入时做一次全套实验(包括加电的HTOL,BHAST),之后日常监控中还有必要做全套实验吗(HTOL,BHAST),意义大不大?正常例行监控做常规不带电的就行吧?

A10

如果是大批量生产阶段,纯粹监控量产的稳定性,默认是做晶圆类的可靠性和封装ORT 即可;

如果是涉及设计变更,Wafer 工艺变更等,需要按JESD47 考虑是否要做HTOL 来验证,如果有条件(例如板子空闲,设备空闲或预算充分),那么可以考虑1年做1~2次,类似于一种ORT监控。

Q11

IATF16949认证的周期和费用是多少?

A11

认证的周期预计半年,如果是新工厂第一年只能拿符合性证明,下一年审核OK后才能拿认证证书。

认证的费用具体根据申请认证的场所数及认证覆盖的人数不同会存在差异。

Q12

下图这三个波形是分层吗?

A12

要看是用什么机台扫,有的机台是正波判断正常(日立,sonoscan), 而有的是負波判定為正常(PVA)。

Q13

BGA锡球,IMC监控是怎么做的?

A13

切片,SEM测量。

Q14

芯片焊接的空洞率标准是哪个?

A14

IPC-610G不能大于焊球面积的25%,现在最新的标准是IPC-610H上限是30%,标准做了更新。

Q15

车规级IGBT的塑封空洞率有没有标准要求,总量<5%,单体<2%?

A15

空洞封装公司重量基本能控制在2个点。

Q16

做可靠性实验需要涉及到抽样吗?

A16

1,新品实验、工程批实验、样品实验,依照定义的Sample 数量做就可以,不用考虑抽样问题,这个和QC 检查不一样。

2,量产ORT 抽样,有两种方式:

第1种是By Month,或by季度的可靠性ORT实验,那么样品是从产线随机抽取的,这也是最常见的内部管控方式。

第2种是按AQL/或固定比例(例如量产良品数量的0.05%)来抽样,但这样操作起来很消耗资源,相应的可靠性Duration会降低到100Cycle, 200Cycle这种,一般用来针对行业新品量产,或客户特殊指定要求。

Q17

下图这个二焊点切片,这个批次样品De-cap有发现这个位置容易脱开,可能什么原因呢?

A17

正常打线的鱼尾是连接在一起的,你这个位置的压点压力过大,导致IMC面积偏少,影响打线拉力。

来源:季丰电子

半导体工程师

半导体行业动态,半导体经验分享,半导体成果交流,半导体信息发布。半导体培训/会议/活动,半导体社群,半导体从业者职业规划,芯片工程师成长历程

0 阅读:1

芯片迷不休息

简介:感谢大家的关注