40nm以下制程晶圆弹坑改善

半导体科技旅 2025-01-05 14:12:47

01

选定理由

02

目前现状

FT后出现一些low yield批次包含FBGA及QFP等产品,FA分析后发现失效模式是弹坑。

03

原因分析

依据分析,建议源头改进pad结构

05

评估和执行

WB重新DOE调试新设计pad结构参数:

关键因子:

1 C/V,Current越小,对circuit破坏越小

2 EFO current越小,对circuit破坏越小

3 1st bond使用pro-bond比使用Classic对circuit破坏越小

文件化定义并锁定关键参数因子:

Step 1: 更新GWI

Step 2: 关联到MES系统管控

06

效果确认

FT良率追踪:

选取两个使用GWI参数的40nm晶圆器件,后续FT成品率保持稳定。在其它40nm晶圆器件中没有出现弹坑的情况。

07

标准化

更新了新的验收流程,当WB验收小于或等于40nm时,需要在实验室进行偏光显微镜测试。

08

持续改善

1.供应商的(晶圆,基板,电线...)工艺不一定适合我们。基于此,我们需要了解原材料对我们的流程的风险;

2.通过我们的方法,我们了解了参数调整的方向,以降低这种焊盘设计的

风险,重要的是我们更新了GWI,以减少类似的质量问题;

3.此外,我们还发现了一种新的缺陷检测方法,以检测焊盘下的裂纹,这

种方法在传统的FA流中是无法发现的。

0 阅读:0

半导体科技旅

简介:感谢大家的关注