时至今日，芯片制程工艺已经发展到3纳米了，再往下发展基本上到物理极限了。
起初，制程工艺都是以晶体管栅极长度来命名的，比如栅极长度是90纳米，那就命名为90纳米制程工艺。后来，随着技术进步越来越慢，有些代工厂商开始不按套路出牌，在命名规则上开始放水，紧接着，其他代工厂商也被迫跟着放水。因此，现在所谓的5纳米芯片制程工艺实际上晶体管栅极长度远大于5纳米。例如三星14纳米制程工艺的晶体管栅极长度相当于标准30纳米，台积电16纳米制程工艺相当于标准33纳米，而英特尔14纳米制程工艺则相当于24纳米。
几大代工厂商制程工艺参数对比
如今，制程工艺继续缩微发展已经非常困难了！原因有两个：
1、制程工艺逼近物理极限。
研究表明，硅原子核、铝原子核、铜原子核的直径大概是0.25纳米、0.32纳米、0.29纳米。芯片的核心是晶体管，晶体管的关键组成是栅极，如今栅级宽度都已经快要接近1纳米，也就几个原子宽度，再继续缩微，难度将指数级增长，并且良率将严重下降。
据了解，台积电最初宣称的3纳米制程工艺晶体管密度可以达到2.912亿/平方毫米，现在公布的数据是2.5亿/平方毫米，相当于6.1纳米标准制程工艺。
各代工厂商制程工艺等效标准化工艺
理论上来说，受限于量子效应，芯片标准制程工艺的物理极限是3纳米，6.1纳米距离发展极限已经非常近了。
2、制程工艺成本飙升。
国际商业战略公司 (IBS) 首席执行官Handel Jones表示：“设计28nm芯片的平均成本为4000万美元。相比之下，设计7nm芯片的成本为2.17亿美元，设计5nm设备的成本为 4.16亿美元，3nm设计更是将耗资高达5.9亿美元。”
不同工艺制程代工成本对比
在先进工艺设计成本上，知名半导体技术研究机构Semiengingeering也统计了不同工艺下芯片所需费用，其中28nm节点上开发芯片只要5130万美元投入，16nm节点需要1亿美元，7nm节点需要2.97亿美元，到了5nm节点，开发芯片的费用将达到5.42亿美元，3nm节点的数据还没有，大概是因为3nm现在还在研发阶段，成本不好估算。但从这个趋势来看，3nm芯片研发费用或将接近10亿美元。
设计成本加上工艺成本将导致3纳米芯片开发成本高达16亿美元左右！相当于100亿元左右！如此高昂的开发成本导致仅有苹果、三星等少数几个财大气粗的厂商能够承受，并且采用这种芯片的电子产品价格将高得吓人。
传统制程工艺终将没落，叠层工艺方兴未艾。叠层工艺的专业术语叫做3D封装工艺，相当于在传统制程工艺的基础上叠加多层。如果说传统制程工艺是平房，那么叠层工艺就相当于多层楼房。
3D封装工艺这个概念被提出来好几年了，如今欧美日韩的芯片代工厂也已经开发出3D封装工艺，就连我国的代工厂商也有这个技术，而且水平还不错，并不像传统制程工艺那样严重落后于世界先进水平。
此前，各芯片厂商之所以不愿意采用这种工艺代工芯片，根本原因在于它相比同代传统制程工艺成本太高。如今，随着传统制程工艺成本暴涨，3D封装工艺也逐渐变得有竞争力了。现在业界一致认为3D封装工艺是未来发展趋势。
3D堆叠芯片结构组成示意图
芯片叠层同样涉及设计和制造两个环节。
虽然我们在传统芯片设计、制造上均严重落后于世界先进水平，然而，在芯片叠层这个领域，大家都处于同一条起跑线上。只要坚持投入，坚持研发，我们完全有可能通过“换道超车”的方式赶超外国同行。
设计方面，传统的EDA软件将难以胜任，市场仍处于空白状态，国内厂商完全可以加大投入，抢占先机，开发出叠层芯片设计软件。通过优化设计，叠层芯片可以提升晶体管平均运行效率，从而降低运行功耗。
制造方面，虽然我们暂时造不出5纳米及更先进的芯片，但我们可以采用3D封装工艺，量产14纳米3D封装芯片。即便初期良率较低，成本较高，但只要发展下去，今后待国内制程工艺追上外国同行，我们就能全面赶上外国同行的芯片设计、制造水平。通过叠层工艺，14纳米制程工艺也可能造出性能媲美7纳米制程的芯片！
利用芯片运行功耗和运行频率呈指数级增长这个规律，我们也完全可以降低运行频率，以便大幅度降低运行功耗，等同于以面积换性能。
苹果A12性能功耗曲线图
什么意思呢？相当于运行频率提升1倍，功耗提升不止1倍，而是好多倍，有可能达到6倍以上！例如苹果A12芯片大核运行频率为1.2GHz时，其运行功耗仅0.3瓦，然而当其运行频率为2.4GHz时，运行功耗则暴涨至2.2瓦左右。也就是说当A12大核运行频率提升1倍时，功耗不是增加1倍，而是增加6倍左右！
这就相当于原本需要300平方毫米的14纳米芯片才能达到100平方毫米7纳米芯片性能，现在可能仅需要通过叠加4层100平方毫米的14纳米芯片即可，以原来运行频率的75%运行，就能达到100平方毫米的7纳米芯片的性能和功耗。
实际上叠层芯片早已被造出来，比如闪存芯片，现在主流闪存芯片都是128层叠加。更为复杂的逻辑芯片，英国的Graphcore公司就已经采用台积电的7纳米3D封装工艺造出叠层芯片，性能功耗相当于传统5纳米芯片！这种工艺可比只加性能，不提升功耗比的苹果M1Utra“胶水拼接”芯片强太多了。
4月5日，华为的芯片叠层专利被曝光，这说明被盛传很久的华为叠层芯片是真的，而且已经有了实质性进展，很有可能已经造出初级样品！
4月5日我国专利局公布的华为芯片叠层专利
虽然这是华为的无奈之举，但至少这么做可以顺利活下来，不再需要看外国人脸色，有朝一日还可能凤凰涅槃，变成更为强大的厂商，不再畏惧任何国家，同时也将带领我国继续向全面复兴发展！今后，一旦国产高端光刻机量产，补齐制程工艺短板，我们就有望借助芯片叠层工艺实现芯片制造的弯道超车！
