今年10月2日，中国台湾省华邦电子的Frederick Chen撰文指出，CSTIC 2023大会上的中国科研团队（来自中国大陆地区）正在考虑开发基于DUV光刻的5纳米工艺，甚至推进到3纳米工艺。

一篇CSTIC（中国国际半导体技术大会）的文章讨论了用DUVi，再加上6层光罩做到3nm的可能性。

特别要强调的一点是，这篇文章提及的并不是纯理论，还包含了技术细节、成本估算，甚至还和euv技术进行了对比，在现有的光刻机基础上进行魔改，能做出3纳米制程级别。最后得出结论，用这套方案做出的3纳米制程工艺成本竟然比用EUV做出来还要低30%！该文章介绍如此详细似乎也说明，我国已经为此做了不少工作，现在很可能已经开始开发这种3纳米制程工艺了！

公开消息可以查到，6月26日-27日，CSTIC 2023大会在上海国际会议中心举行，这说明国内提出这套技术方案的时间只会更早。既然现在都开始研究3纳米制程工艺的实现方式，那么我们可以据此推断，我国本土很可能已经完成5纳米制程工艺，甚至4纳米制程工艺的研发！

在不涉密的前提下，本文对该方案简单做进一步解析，让大家对该方案的原理有初步认识：

DUVi设备分辨率是38纳米，而EUV设备分辨率是13.5纳米。通过四重曝光技术，理论上DUVi最多可做到19纳米水平，而3纳米制程工艺的金属间距是23纳米，接近DUVi的理论极限，要进一步发展就只能更换成EUV才行。但起码说明用DUVi是能够做出3纳米制程工艺的。

1、实现手段简介

通过“自对准双重成像技术”（SADP）和“双重曝光技术”（LELE)相结合，理论上借助DUVi就能实现3纳米制程。这是一种混合了2种技术优势的新技术，专业术语叫做：“自对准双重曝光技术”（SALELE），即： self - alignedLELE 技术。

这是一种新技术，台积电尚未掌握，是中芯国际自研的新技术，关键在于如何将SADP和LELE技术相结合，这里属于机密，目前尚未有公开信息。

2、工艺成本对比

关于大家担心的成本问题，本文根据业界人士的专业分析做了2张图，简要分析了技术路线和工艺成本。在这里要解释清楚：SE是单次曝光的意思，LELE 是"光刻-蚀刻-光刻-蚀刻"的意思，也称为双重曝光，LE3是三重曝光的意思，LE4是四重曝光的意思，cut是切割的意思，这是因为SADP曝光出来的图案有个缺点就是图案是封闭的“口”，需要通过复杂的切割技术把它分割成“田”才能满足工艺要求。

根据台积电公布的消息，目前台积电3nm制程工艺采用的是极紫外双重曝光（ EUV LELE） 技术，归一化成本为6，而深紫外四重曝光技术（ArF LE4），归一化成本为4。资料显示，DUVi设备整机功率约125千瓦，而EUV设备整机功率超过1250千瓦，耗电量是DUVi的10倍以上！测算结果显示，深紫外四重曝光消耗的能源只有极紫外单次曝光的85%。因此综合来看，“深紫外四重曝光的3纳米制程工艺”总成本比“极紫外双重曝光的3纳米制程工艺”总成本低很多，在考虑良率的前提下，预计最终均摊成本大概可以少30%。

当然，采用DUVi来实现3纳米制程工艺最大的问题就是工艺更加繁琐，良率相比采用EUV来实现3纳米制程工艺的技术路线来说，可能会有所降低，生产周期更长，对于市场竞争来说，时间成本仍处于劣势状态。此外，用DUVi量产5纳米、3纳米制程工艺已经是极限，再往下发展，DUVi也很难满足工艺要求。据说为了实现3纳米制程工艺，该技术路线使用了多达6个掩膜，已接近工艺极限。因此，这种技术路线仍然只是权宜之计，未来仍需采用EUV设备才有可能继续推进制程工艺升级。

当然，即便是EUV曝光设备，现阶段也存在能效比极其低下的问题，想要降低3纳米及更先进制程工艺的量产成本，现有LPP-EUV技术路线只是勉强能用，未来仍需采用效率更高的技术路线打造EUV曝光设备才行。

最后要强调的是，慢慢历史长河，中华民族在大部分时间段都处于领先地位，我们坚信未来中华民族也一定会再次领先世界！任何限制最终都只会破产，麒麟9000S的突然亮相已经证明，我国已掌握7纳米制程工艺！明年量产5纳米制程工艺，后年量产3纳米制程工艺也并非不可能！

北京邮电大学吕延杰教授在接受央视采访时表示，麒麟9000S与最先进处理器差距为2到2.5节点，意味着我们跟先进制程的5G芯片还有3到5年的差距，但我们的发展速度往往比外国快，追赶起来未必需要这么长时间。你仔细品……