3 月 6 日消息，数字芯片巨头Marvell在半导体技术领域再下一城，正式发布其首款面向下一代 AI 和云基础设施的 2nm 硅 IP。该芯片将采用台积电的 2nm 工艺生产，标志着 Marvell 在高性能计算领域的重大战略升级。
Marvell 的 2nm 硅 IP 是其平台战略的重要组成部分，旨在帮助云服务提供商开发定制 XPU、交换机等关键技术，显著提升全球运营的性能、效率和经济性。基于台积电领先的制程工艺，该芯片实现了晶体管密度和能效比的突破性提升，为 AI 模型训练和大规模数据处理提供了坚实的硬件基础。
Marvell 预测，随着 AI 技术的爆发式增长，定制芯片将在加速计算市场中占据越来越重要的地位。预计到 2028 年，定制芯片将占加速计算芯片市场的 25% 左右，年复合增长率达 45%。这一趋势驱动 Marvell 持续加大先进制程研发投入，以满足客户对高性能、低功耗解决方案的迫切需求。
积木式平台战略Marvell 的技术布局以 “积木式平台” 为核心，通过整合多领域关键技术构建完整生态：
先进封装技术：支持 2D/3D 晶粒间互连，实现更高密度集成
硅光子学：解决高速数据传输的能耗瓶颈
HBM 计算架构：突破传统存储器带宽限制
PCIe Gen7 接口：实现 CPU、GPU 与存储的高速互联
3D 同步双向 I/O：运行速度达 6.4 Gbits/s，支持垂直堆叠芯片通信
技术迭代与行业合作自 2020 年推出业界首个 5nm 数据基础设施平台以来，Marvell 始终保持技术领先地位：
2022 年发布 3nm 平台并于次年实现量产
2024 年推出首款 2nm 芯片，持续刷新工艺制程纪录
与台积电的深度合作确保了先进制程技术的快速落地
Marvell 首席开发官 Sandeep Bharathi指出：“平台化开发模式使我们能够在最新工艺节点上快速迭代关键技术，帮助客户加速 XPU 等基础设施的创新。台积电的先进制程工艺为我们提供了强大支撑。”
3D 同步双向 I/O 技术亮点此次发布的 2nm 平台搭载全球首创的 3D 同步双向 I/O 技术，相比传统单向 I/O 具有显著优势：
带宽提升 2 倍或连接数量减少 50%
支持更高密度的 2.5D/3D/3.5D 芯片堆叠
突破光掩模尺寸限制，扩展晶体管集成规模
台积电业务发展与全球销售高级副总裁张凯文博士表示：“我们很高兴与 Marvell 共同推进 2nm 技术研发，通过台积电领先的工艺和封装技术，为 AI 时代的基础设施建设提供核心动力。”
Marvell 的 2nm 硅 IP 发布标志着 AI 芯片技术进入新阶段。亿配芯城与ICGOODFIND将持续关注半导体技术前沿，为您提供Marvell等国际大厂的优质产品，助力您在 AI 和云基础设施领域的创新发展。
