随着半导体行业的快速发展，先进封装技术成为了提升芯片性能和功能密度的关键。

近年来，3.5D封装技术逐渐走向前台，作为2.5D和3D-IC技术之间的一种折中方案，3.5D封装结合了两者的优势，并在解决散热、噪声和信号完整性等方面展现出了独特的能力，技术的提出和应用标志着半导体封装领域的重大突破。

薄膜3D模拟集成电路的开发涉及OKI的晶体薄膜键合 (CFB) 工艺，可将模拟 IC 的功能薄膜层从基板上剥离。（具体工艺属于商业机密。）然后将分离的层键合到由绝缘层（例如氧化硅）隔开的另一个模拟薄膜层上。键合是通过分子之间的吸引力实现的，这种现象称为分子间键合。传统的引线键合将堆叠的层电连接起来。

OKI CFB 开发部总经理Kenichi Tanigawa 表示：“与我们的 CFB 堆叠相比，标准堆叠工艺通常使用 TSV（硅通孔，一种连接堆叠芯片的垂直布线方法），并涉及先进的工艺和特殊设备。”他表示，使用 TSV 布线的堆叠中单个芯片的厚度范围为数十到数百微米。“而在 CFB 堆叠中，每个芯片只有 5 到10 [微米] 厚——这就是为什么可以使用广泛使用的传统系统上的低成本传统半导体光刻技术进行重新布线的原因。”

CFB 堆叠还支持使用多种不同的3D 集成方法。一种简单而巧妙的工艺使用相同的IC 设计，其接线焊盘沿一个边缘排列。铺设第一层后，每个后续 IC 层的尺寸都会略微缩小并旋转 90 度，使先前较低层的接线焊盘暴露在外。此方法可用于连接最多四层 IC。

然而，由于堆叠的模拟 IC 非常薄，因此各层之间会发生串扰，从而导致信号干扰、噪声和 IC 性能下降。这正是日清纺利用其专有屏蔽技术发挥作用的地方。

在过去十年中，芯片行业一直在努力寻找一种平衡更快处理速度、特定领域设计、有限的光罩尺寸和 SoC 扩展的巨大成本的方法。在研究了几乎所有可能的封装方法、互连、电力输送方法、基板和介电材料之后，3.5D 已成为领先者——至少目前如此。

这种方法为芯片行业提供了一条共同主线，可以在此基础上开始开发封装设计套件、商用芯片，并填补整个供应链中缺失的工具和服务。这最终是否会成为全 3D-IC 的跳板，或成为更有效地使用 3D 堆叠的平台，还有待观察。

但在可预见的未来，大型芯片制造商已经汇聚在一起，走上了一条前进的道路，以提供数量级的性能改进和控制成本的方法。未来几年，业内其他公司将努力铺平这条道路。

免责声明：

1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。

2、本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。

3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。