提升芯片工艺的方式有很多种，要么靠芯片制造商提高纳米工艺制程，要么让半导体设备制造商加强设备研发。在基于传统的路径上继续努力，打破技术极限。

可是半导体行业到了4nm及以下的层次，再往前难度会越大，成本也会持续攀升。

然而一则消息显示，日本光刻机巨头打算制造3D封装光刻机，用堆叠的方式提高芯片性能。这是怎样的光刻机项目呢？芯片堆叠被屡屡验证，ASML优势会被打破吗？

自从芯片制造逐渐面临摩尔定律的极限之后，想要在传统的路径取得跨时代突破变得十分困难。

所以一些行业巨头纷纷开始探索未来出路，而综合来看，从芯片封装入手是最有效也是最简单的方式。芯片封装可以通过不同的封装技术，来调整芯片与设备之间的版线连接，带来更好的性能发挥。

随着封装工艺的不断发展，芯片堆叠成为了一大方向。苹果公司研发的M1 Ultra芯片就是采用芯片堆叠的方式进行生产，运用2.5D技术在同一平面上展开，最终实现两颗芯片当成一颗用，效果翻倍。

不只是平面的2.5D，3D封装技术也开始提升发展日程。为了更好的实现芯片堆叠，助力行业突破到更高的3D封装技术，日本光刻机巨头佳能公司开始行动，瞄准3D封装光刻机全力以赴。

根据《日经中文网》消息显示，佳能正在开发半导体3D技术的光刻机，通过堆叠多个芯片提高半导体性能。这款光刻机产品项目预计在2023年上半年上市。

日本佳能公司是著名的光刻机巨头，和尼康一样都是具备老牌资历的光刻机厂商。ASML没有崛起之前，都得叫他们一声老大哥。

如果不是ASML获得EUV联盟的扶持，以及林本坚的技术理念，ASML很难走到今天，估计还是佳能，尼康并称双雄。即便这两大光刻机巨头落后于ASML，却也依然具备强劲的光刻机研发实力。

此次佳能从封装工艺出发，研发的光刻机项目主要是用于3D芯片堆叠，一旦研制生产成功，可以使多层芯片之间以电气的方式进行连接。并且区别于平面展开，实现更有效节约面积的3D立体堆叠。

芯片封装已经成为了摩尔定律极限之下的一个探究方向，而且从各种实际验证来看，这个方向是可行的。并且在普通封装工艺的基础上，进一步发展3D封装，从而延伸出芯片堆叠这个理念。

芯片堆叠简单概括可以理解为搭积木，当两块积木搭建在一起的时候，整体的质量，密度等等都会增加。而芯片也是一样的原理，只不过增加的是性能。

除了佳能传出要研发3D封装光刻机用于芯片堆叠之外，此前苹果公司的M1 Ultra也向外界展示芯片堆叠带来的实际效果。

不仅如此，华为在4月5日还公布了“一种芯片堆叠封装及终端设备”专利，这是华为少数公开的芯片堆叠专利技术，也为芯片堆叠这一理念增添了更多的事实验证。

既然芯片堆叠被屡屡验证，ASML的优势会被打破吗？要知道ASML生产的EUV光刻机是偏向于传统的工艺，以单纯的研制新一代EUV光刻机来实现更高端芯片生产。

比如ASML下一代NA EUV光刻机打算采用高数值孔径系统，通过和蔡司合作，完成下一代版本的EUV光刻机生产。但由于生产，研制难度都非常大，导致NA EUV光刻机的成本不断上涨，是普通EUV光刻机的两到三倍左右。

英特尔已经预定了NA EUV光刻机的首发，虽然价格昂贵，但毕竟没有更多的选择，所以英特尔还是愿意付出昂贵的代价。

可一旦佳能从3D封装的角度出发，用芯片堆叠实现媲美或者超越ASML传统光刻机的性能，届时关于光刻机，ASML不再是唯一。半导体行业不仅有更多的性能提升解决方法，而且会大规模入手佳能3D封装光刻机。因此可以判断，ASML的优势很可能会被打破。

简单来说就是佳能以封装的方式，打破光刻为代表的性能提升方式，芯片制造商追求更高的工艺技术不再执着入手ASML的高端光刻机，而是从芯片封装，芯片堆叠出发。

可以预见ASML的优势或许会随着芯片堆叠的不断应用普及，而渐渐削弱。

芯片制造能够发展到5nm，4nm工艺，靠的是ASML提供的EUV光刻机。许多顶级的芯片制造商争相排队抢购，一台EUV光刻机价值1.2亿美元依然被哄抢。

可随着摩尔定律极限的到来，提升芯片性能的方式或许会变成芯片封装。佳能已经开始行动，ASML恐怕将失去唯一的市场地位。

对此，你们怎么看呢？欢迎留言和转发。