台积电将生产2纳米芯片了，芯片制程极限在哪？能比原子还小吗？

传统意义上的“摩尔定律”早已死去，现在的只是“狗尾续貂”。原则上说，硅基材料到了3nm就是极限了，而1nm几乎是很难到达到的梦想，当然可以通过改变衬底、晶体管材质、以及工艺去试探0.1纳米制程的良率，但是经济性显然不高。原子间歇为0.1-0.3nm，想要突破这个极限显然在硅基材料领域很难实现。

从目前的趋势看，必定是碳纳米管、纳米线以及三维的制造工艺等新器件和新材料。当然，现在极富前景的量子计算也给我们指明了方向。

台积电将要进行2nm芯片的量产，意味着其将彻底放弃FinFET（鳍式场效应晶体管）工艺，转向GAAFET（环绕栅极场效应晶体管）工艺，而这边台积电此前的计划提前了2年以上。

高端制程的芯片其实就是为了在更小的面积上集成更多的晶体管，如同开发商盖房子一样，鸽子笼一样的房子，虽然节约空间，能住更多人，但是带来的人居环境也不怎么样。

放在芯片上也一样，5nm时代芯片的表现并不尽如人意，除了良率不高以外，性能提高其实也很有限，功耗方面也有翻车的迹象。

FinFET（鳍式场效应晶体管）工艺在3nm制程的时候，其实就到达了极限，再往下面发展，无论是鳍片距离、短沟道效应还是材料已经到达阈值，容易出现量子隧穿效应，我们可以理解为“漏电”，这样这个晶体管就失效了。

其实7nm时芯片发热就已经很严重了，5nm芯片的发热和良率都不尽如人意。为了给摩尔定律续命，科学家们想到了很多办法：新材料、新工艺、新平台。

不过，在此之前，科学家们还有“绝招”，就是采用GAAFET（环绕栅极场效应晶体管）工艺。

GAAFET是FinFET技术的演进，其四面都被栅极围绕，从而再度增强栅极对沟道的控制能力，有效减少漏电。

目前，GAAFET也有四种方式：纳米线、板片状结构多路桥接鳍片、六角形截面纳米线、纳米环。

而三星选择的就是MBCFET架构，而台积电则是紧随其后采用同样架构。这样的好处就是GAAFET的栅极对沟道的四面包裹，源极和漏极不再和基底接触，也就最大可能避免漏电。

即便如此，2nm的良率和功耗、发热方面的参数也不乐观，23年6月30日，台积电正式宣布为苹果和英伟达试产2nm产品，并且公布了技术路线图。

从中我们可以看到，其采用了纳米片电晶体（Nanosheet）代替了FinFET（鳍式场效应晶体管），宣称功耗降低25-30%，速度提升10~15%。但是付出的代价是巨大的，虽然台积电方面没有公布投入资金，三星称其3nmGAA的成本可能会超过5亿美元，预计2nm花费的也更高。

不过，无论如何，综合成本高、性能提升有限，发热问题难以解决等都给现有的芯片制程提出了严峻的挑战。因此想要彻底变革，必须变更赛道。

砷化镓（GaAs）、磷化铟（InP）为代表的第二代半导体材料的前景已经被证实，接下来就是更换材料上的较量。

研究表明，晶体管有源极，漏极和栅极，栅极负责电子的流向，它是起开关作用，在1nm的时候，栅极已经很难发挥其作用了。而通过二硫化钼（MoS2则会解决这个问题，因为其介电常数非常低，可以将栅极压缩到1nm。

1nm是半导体发展的生死节点，当穷尽材料、工艺无法继续推进集成电路发展之后，摩尔定律就可以彻底宣布死亡，那么必定是迎来下一代计算，比如量子计算机。

到量子计算时代，无论是光刻机工厂，还是芯片制造厂，都会迎来新一轮的洗牌。#万物为什么#