芝能智芯出品

在当今高速无线通信和毫米波技术迅猛发展的背景下，比利时纳米电子中心 Imec 在 IEEE IEDM 2024 上展示的突破性成果：通过射频硅中介层技术实现了磷化铟（InP）芯片的无缝集成。

该技术在140GHz频段下插入损耗仅为0.1dB，同时功率放大器（PA）组装后无性能下降，在毫米波通信和雷达传感领域具有广泛应用前景，还为推动更高频段的经济高效解决方案奠定了基础。

Imec 还公布了双排CFET架构，为先进节点逻辑和SRAM的规模化和工艺简化提供了新的优化途径，异质集成技术和标准单元优化对未来半导体发展方向的重要引领作用。

Part 1

核心技术的突破与分析

Imec 在射频硅中介层技术上的最新成果，通过引入小型化、高性能的磷化铟芯片，实现了高频通信设备的无缝集成，攻克了行业内多项技术瓶颈，我们从核心技术的层面，分析这一创新背后的技术逻辑与价值。

● 硅中介层技术与InP芯片的异质集成

Imec 的射频硅中介层技术结合了其在2.5D封装技术领域的丰富经验，将毫米波和亚太赫兹频段的信号路由需求与中介层结构的低损耗特性结合。

通过40μm倒装芯片间距的小型化互连，硅中介层和InP芯片间的被动互连在140GHz频率下实现了极低的插入损耗。这一特性是高频信号传输模块化集成的关键基础。

传统InP技术面临晶圆尺寸小、加工复杂以及高成本等限制因素，Imec 通过仅在性能需求最高的部分使用InP芯片，显著降低了应用门槛。这种“按需使用”的小芯片方法与传统方案相比，实现了成本效益与性能优化的兼得。

Imec 的两级InP功率放大器组装后性能无下降，得益于其在倒装焊接工艺上的突破。得益于高纵横比TSV（硅通孔）和多层铜布线的优化，这一解决方案在毫米波相控阵和雷达传感等应用中具备显著优势，为小型化高频模块的研发提供了稳定支持。

● 双排CFET架构的工艺简化与面积效率提升

Imec 的双排CFET设计通过共享信号布线墙，实现了逻辑和SRAM单元的面积优化。

与传统的单排CFET相比，这一设计减少了15%的面积，并为A7逻辑节点的生产工艺带来了显著的复杂性下降。尤其是在MOL（中线）层面，双排CFET通过消除额外高纵横比通孔的需求，有效降低了工艺成本。

● 这些技术背后的共同点在于：Imec 一方面通过先进的设计与优化技术提升单位面积性能，另一方面采用模块化和异质集成的思路，在工艺和成本之间找到最佳平衡点。

这种“以结果为导向”的技术开发策略，为毫米波通信和逻辑节点的未来发展开辟了新道路。

Part 2

技术前景与产业价值

● 毫米波通信和雷达传感的潜在市场扩展

随着5G向6G的演进，以及自动驾驶技术的逐步成熟，对毫米波频段通信和高分辨率雷达传感的需求不断增长。

Imec 的射频中介层技术和InP芯片异质集成在这一背景下为行业提供了一种高效低成本的解决方案，不仅缩短了产品的研发周期，还为小型化和低功耗系统提供了技术路径。

其0.1dB的插入损耗水平为毫米波通信的低损耗、高增益传输树立了新的技术标杆，同时在未来应用中，能够通过进一步扩展中介层功能（如集成无源器件），推动更复杂、更高效的毫米波相控阵系统开发。

● 异质集成与小芯片方法的行业推动力

Imec 的小芯片异质集成方法打破了传统单一材料或技术路径的限制，使得III-V材料与CMOS工艺的结合更具经济性与可扩展性，技术路径对实现“按需集成”具有启发意义，即在高性能需求区域使用高成本芯片，在常规性能区域使用经济型解决方案。这种方法将极大推动半导体行业的创新生态。

双排CFET的引入在逻辑和存储密度提升中发挥了至关重要的作用，同时显著降低了复杂工艺步骤的需求。这种设计方法不仅适用于当前的先进节点，同时也为未来A5甚至更高节点的发展提供了参考。

这一成果展示了Imec 在设计与工艺协同优化（DTCO）方面的实力，其结果将直接影响先进制程在成本与性能之间的平衡策略。

小结

Imec 在射频硅中介层与InP芯片异质集成领域的突破，以及双排CFET在逻辑与存储领域的工艺优化，为行业注入了新的发展动力，推动了毫米波通信与雷达传感的技术边界，也通过优化制造工艺与设计路径，为先进制程的产业化进程提供了可行性支持。

Imec 的技术路径反映了半导体行业的未来趋势，通过异质集成和小芯片技术，实现高性能与高效益的平衡。在全球对先进制程需求不断增长的背景下，这些创新将在通信、计算和传感等多个领域发挥不可替代的作用。