二维材料,被写进逻辑缩放路线图

袁遗说科技 2025-04-05 21:30:34

本文由半导体产业纵横(ID:ICVIEWS)综合

IMEC将2D半导体通道添加到逻辑缩放路线图中。

IMEC 是全球领先的专注于半导体制造研发的研究机构,它已将二维材料添加到其逻辑缩放路线图中。

二维半导体材料,是指电子仅可在两个维度的非纳米尺度(1-100nm)上自由运动的材料。这类材料通常以其极薄的厚度和独特的物理性质而著称,使其在电子、光学和热学等领域展现出巨大的应用潜力。

常见的二维半导体材料包括石墨烯、过渡金属二硫族化合物(TMDs)如二硫化钼(MoS₂)、黑磷等。这些材料各自具有不同的能带结构和电子特性,适用于不同的应用场景。例如,石墨烯因其高电子迁移率和优异的热导率,广泛应用于高速晶体管和光电探测器中;而MoS₂则因其直接带隙特性,被广泛用于光电子器件如激光器和LEDs。

IMEC 探索性逻辑项目经理 César Javier Lockhart de la Rosa 在一篇文章中讨论了使用单原子层材料作为环栅 (GAA) 晶体管中的半导体通道的可能性和挑战。他特别讨论了过渡金属二硫化物 (MX2) 的使用。

IMEC 与行业合作伙伴一道,已经为硅晶体管微缩的竞争前研究做出了巨大贡献。

该提案提议将业界标准的 FinFET 扩展为 GAA 纳米片晶体管,以用于高性能计算应用。该提案还建议在采用过程中使用背面供电。

其路线图上的下一步是互补 FET,通过将 n 型和 p 型通道堆叠在一起来进一步提高面积效率。Imec 预计将从 A7 节点开始引入该技术,将 IMEC 技术路线图至少延伸到 A3 代,并在 2035 年左右推出。

IMEC 建议随后研究 2D 材料。但为了做好准备,IMEC 建议研究用于更直接节点中简单外围切换的低性能晶体管。

然而,晶体管制造中的大部分常规任务面临着诸多挑战,而单层半导体材料则变得更加困难或复杂。

这些包括:

如何进行二维材料沉积;高温沉积与低温层转移。二维材料掺杂。寻找 p 型材料。介电层和栅极堆叠集成。制作低电阻源极/漏极接触。

更大的难度和复杂性会导致成本增加,而扩大规模就是为了降低成本。

在文章中,IMEC 的 Lockhart de la Rosa 提出,研究机构将选择将 2D 材料分阶段应用于不太先进的节点和性能较差的设备。从 A7 节点开始,然后转向 A3,在完全需要 2D 材料之前建立知识体系。部分原因是出于必要性,因为 A2 节点可能需要引入 0.75 数值孔径极紫外光刻技术——这项技术本身尚未开发。

IMEC 展示了一种具有优异产量的 MX2 干式转移工艺,并在 2024 年的 VLSI 研讨会上进行了报告。

近年来,随着众多研究者投入二维半导体这一领域,二维半导体材料的众多性质已经基本被掌握,数十万计的研究成果被发表,人们对二维半导体的合成、掺杂、能带结构、晶格结构、界面效应、光电特性等一系列物理化学效应的研究已日趋完善。在此基础上,研究者们开发了多种基于二维半导体的应用器件/电路:如单个的NMOS/PMOS器件\反相器、SRAM、NCFET、纳米器件、光电探测器、生物传感器、存储器、柔性电路、小型集成电路等。在众多应用场景中,二维半导体都有不俗的表现,展现了其作为硅基材料的有力替代者的潜力。采用二维半导体的场效应晶体管,有望将其沟道长度缩小至2nm。此外,二维半导体在异质集成、三维集成等领域也具有较好的发展前景。

虽然二维半导体在多种应用场景中表现出了巨大的发展潜力,但距离实际应用还存在着相当长的一段距离。在当前的技术路径中,还存在着一些瓶颈问题。

二维半导体是具备产业化潜力的,但要在传感器、集成电路等领域实现二维半导体的产业化,至少还需要很多条件的支持。首先需要颠覆性的工艺技术。要针对性地开发新的工艺技术,突破二维半导体的制备、流片过程中存在的一系列技术瓶颈。其次需要形成通用的工艺标准,可靠的IP模组。当前的二维半导体没有统一的技术标准,对于现有的器件模组,难以转移到标准的工艺产线上来。必须将二维半导体工艺中特殊的工艺参数标准化,才能实现大规模量产。

*声明:本文系原作者创作。文章内容系其个人观点,我方转载仅为分享与讨论,不代表我方赞成或认同,如有异议,请联系后台。

想要获取半导体产业的前沿洞见、技术速递、趋势解析,关注我们!

0 阅读:10

袁遗说科技

简介:感谢大家的关注