据eeNewsEurope报道，来自IBM、IMEC、三星和台积电的研究人员将在2024年12月举行的国际电子器件会议（IEDM）上展示他们在垂直堆叠互补场效应晶体管（CFET）方面的最新研究成果。CFET通常被视为环绕栅极晶体管（GAA FETs）的继任者，将推动未来技术的缩放，但业界尚未采用GAA FETs进行大规模生产。IMEC研究机构于2018年首次提出了CFET的概念，即将n型和p型晶体管垂直堆叠在一起。即便到了今天，CFET的实际应用仍然主要处于研究领域。根据IMEC自己的路线图，如果一切顺利，CFET可能会在大约2032年的A5节点实现广泛生产。不过，近年来，英特尔和台积电等公司已经开始展示他们在CFET领域的进展，因此，关注IEDM带来的新成果是很有意义的。

台积电将讨论其在48纳米栅距（相当于5纳米工艺）上开发的单片CFET反相器。该反相器采用背面接触的堆叠n型和p型纳米片晶体管，两种晶体管类型的电压传输均高达1.2V，亚阈值斜率介于74至76mV/V之间。尽管这是一个重要的里程碑，但台积电承认，该技术目前尚未准备好投入商业生产。

台积电设计的关键创新包括垂直漏极侧局部互连、背面金属化漏极（BMD）和背面栅极通孔（BVG），这些创新共同改善了信号路由，并优化了功耗、性能和面积（PPA）。

从技术上讲，该架构为未来几年性能和能效的持续提升以及晶体管密度的增加提供了途径。然而，台积电的CFET进展仍在实验室阶段，要将其应用到公司的工厂中还需数年时间。

IBM 研究部门和三星将展示一种“单片堆叠场效应晶体管”（Monolithic Stacked FET），该晶体管采用阶梯式通道设计，其中下层通道比上层通道更宽，从而降低了堆叠高度并缓解了高纵横比带来的挑战。这项研究还涵盖了通道和源极/漏极区域的隔离技术，以及双功函数金属的使用。有关金属或栅距的详细信息将在会议上公布。

IMEC 将展示其在“双行互补场效应晶体管”（Double-Row CFET）方面的工作，该设计旨在进一步在垂直和水平方向上扩展 CFET 的规模。IMEC 认为，这种晶体管设计在 7 埃级（7 埃，即 0.007 纳米）制造工艺中可能变得可行，而该工艺距离现在还有六到七代之遥。有趣的是，“双行互补场效应晶体管”并不具备直接的背面电源接触，它们是在 60 纳米栅距下探索的，这与 7 纳米节点相似。