台积电最先进的埃米级A16制程「未量产先轰动」。业界传出，不仅大客户苹果已预订台积电A16首批产能， AI界当红炸子鸡OpenAI也因自研AI芯片长期需求，加入预订A16产能，成为台积电AI相关订单能见度拉长的重要推手。

2016 年，台积电着手开发名为 InFO（整合扇出型封装）的 FOWLP（扇出型晶圆级封装）技术，用于 iPhone 7 系列手机的 A10 芯片上，将三星代工厂挤出了苹果供应链，而后封测行业纷纷跟随台积电的脚步，开始推广 FOWLP 方案，希望以更低的成本吸引客户。

但在几年过后，FOWLP 封装方案在技术方面没有太大的突破，终端应用方面依然停留在 PMIC（电源管理 IC）等成熟工艺产品上，难以敲开更多客户的大门。

此时FOPLP登上舞台，从wafer level（晶圆级）切换到 panel level（面板级），兼具低单位成本和大尺寸封装的优势，也引发了AI芯片厂商的关注。

晶圆级封装和面板级封装之间的主要区别在于，前者不是将切割的芯片重新组装在晶圆上，而是将它们重新组装在更大的面板上。这使制造商能够封装大量芯片，从而降低封装过程的成本。它还提高了封装效率，原因是通过方形基板进封装，可使用面积可达圆形12英寸晶圆的7倍之多，即在相同单位面积下，能摆放更多的芯片。

台积电（TSMC）近日宣布推出其领先的1.6纳米制程技术，这一新型A16制造工艺标志着公司首次进入埃级生产节点，并宣称将远远超越其前身N2P。这项技术的最显著创新之一是其背面电力输送网络（BSPDN）。

与台积电的2纳米级节点（N2、N2P和N2X）一样，该公司的1.6纳米级制造工艺将依赖于栅极全能（GAA）纳米片晶体管，但与当前和下一代节点不同的是，这款节点采用了被称为超级电源导轨的背面供电技术。

与台积电的N2P相比，晶体管和BSPDN的创新实现了显著的性能和效率提升：新节点在相同电压下承诺提高10%的时钟速率，在相同频率和复杂性下降低15%至20%的功耗。此外，根据实际设计，新技术还可将晶体管密度提高7%至10%。

台积电在2024年北美技术研讨会上宣布的A16工艺的最重要创新是引入了超级电力轨道（SPR），这是一种复杂的BSPDN技术，专门为人工智能（AI）和高性能计算（HPC）处理器设计。后置功率传输是许多即将到来的制程技术中的重要趋势，因为它能够提高晶体管密度并改善功率传输，从而影响性能。

免责声明：

1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。

2、 本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。

3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。