研究半导体公司的金融分析师Dan Nystedt，在社交媒体平台X分享业界传出台积电2纳米试产良率超过60%的消息，不久便引来刚从英特尔退休的前首席执行官Pat Gelsinger回复，称“良率用 %比较并不恰当”，认为这说法是根本不了解半导体良率。

Dan Nystedt指出，媒体引述供应链人士的话，台积电2纳米制程试产良率超过60%，也超越预期，明年量产。制程由台积电新竹宝山厂开发，准备就绪后将转移至高雄厂。台积电2纳米首次导入Nanosheet架构，比3纳米FinFET架构更复杂。

发文后没多久，Pat Gelsinger便在下方留言“良率用 %比较并不恰当”，因大晶粒（die）良率较低，较小晶粒良率百分比较高，“任何不定义晶粒尺寸说法，用百分比为半导体健康度量标准，都是不了解半导体良率的表现。”

speaking about yield as a % isn't appropriate. large die will have lower yield, smaller die – high yield percentage. Anyone using % yield as a metric for semiconductor health without defining die size, doesn't understand semiconductor yield. yields are represented as defect…

— Pat Gelsinger (@PGelsinger)December 7, 2024

而Gelsinger反驳，有些网友赞同，但也有人问“所以英特尔的良率？”“这就是为何他们决定让你退休的原因”、“如果台积电总是用最佳芯片尺寸，这不是很公平吗？”也有人说“最佳芯片尺寸不存在，如果芯片尺寸接近0mm²，良率会接近100%。”

先前韩国媒体传出，英特尔18A制程良率不到10%，这也让Pat Gelsinger跳出来直指谣言有误，并为TD和18A团队取得的杰出成果与进展感到无比自豪。

（首图来源：COMPUTEX）