对 5 家不同供应商的芯片执行的一项新基准测试表明，随着量子计算机变得越来越先进和有用，我们如何测量 QPU 性能。
图片来源：Vertigo3d/Getty Images
一项新的量子计算基准测试揭示了多个量子处理单元 （QPU） 的优缺点。
基准测试由德国 Jülich 研究中心的一个团队领导，比较了来自 5 家供应商（包括 IBM、Quantinuum、IonQ、Rigetti 和 IQM）的 19 种不同的 QPU，以确定哪些芯片在高性能计算 （HPC） 方面更稳定可靠。
这些量子系统在不同的 “宽度” （量子比特总数） 以及 2 量子比特门的不同 “深度” 下进行了测试。门是同时作用于两个纠缠量子比特的作，深度测量电路的长度，换句话说，它的复杂性和执行时间。
IBM 的 QPU 在深度方面表现出最大的强度，而 Quantinuum 在宽度类别（测试了大量量子比特）方面表现最佳。IBM 的 QPU 在迭代过程中也显示出性能的显著提升，尤其是在早期的 Eagle 和最近的 Heron 芯片之间。
2 月 10 日上传到预印本 arXiv 数据库的一项研究中概述了这些结果，表明性能改进不仅可以归因于更好、更高效的硬件，还可以归因于固件的改进和分数门的集成——Heron 上可用的自定义门可以降低电路的复杂性。
然而，最新版本的 Heron 芯片（称为 IBM Marrakesh）并没有表现出预期的性能改进，尽管与计算巨头之前的 QPU IBM Fez 相比，每层门 （EPLG） 的误差只有一半。
超越经典计算较小的公司也取得了相对较大的收益。重要的是，一个 Quantinuum 芯片以 56 量子比特的宽度通过了基准测试。这很重要，因为它代表了量子计算系统在特定环境中超越现有经典计算机的能力。
研究人员在他们的预印本研究中写道：“就 Quantinuum H2-1 而言，50 和 56 个量子比特的实验已经超出了 HPC 系统中精确模拟的能力，结果仍然有意义。
具体来说，Quantinuum H2-1 芯片在 56 个量子比特上产生了结果，运行线性斜坡量子近似优化算法 （LR-QAOA） 的三层——一种基准测试算法——涉及 4,620 个双量子比特门。
“据我们所知，这是 QAOA 的最大实现，用于解决真实量子硬件上的 FC 组合优化问题，该硬件经认证比随机猜测提供更好的结果，”科学家们在研究中说。
IBM 的 Fez 在测试系统的最高深度管理问题。在一项包含多达 10,000 层 LR-QAOA（近 100 万个双量子比特门）的 100 量子比特问题的测试中，Fez 保留了一些连贯的信息，直到接近 300 层标记。测试中性能最低的 QPU 是 Rigetti 的 Ankaa-2。
该团队开发了该基准来衡量 QPU 执行实际应用的潜力。考虑到这一点，他们试图设计一个具有一套清晰、一致的规则的测试。此测试必须易于运行、与平台无关（以便它可以在尽可能广泛的量子系统中工作），并提供与性能相关的有意义的指标。
他们的基准测试是围绕称为 MaxCut 问题的测试构建的。它呈现一个具有多个顶点（节点）和边（连接）的图形，然后要求系统将节点划分为两组，以便两个子集之间的边数最大。
科学家们在论文中说，这作为基准很有用，因为它在计算上非常困难，并且可以通过增加图形的大小来扩大难度。
当结果达到完全混合状态时，即当结果与随机采样器的结果无法区分时，系统被认为未通过测试。
计算机科学家补充说，由于基准测试依赖于相对简单且可扩展的测试协议，并且可以使用小样本集产生有意义的结果，因此运行成本相当低。
新基准并非没有缺陷。例如，性能取决于固定的计划参数，这意味着参数是预先设置的，而不是在计算过程中动态调整
