本文由半导体产业纵横（ID：ICVIEWS）编译自semiengineering

随着设计复杂性的增加，手动设计方法很难最大限度地缩短电线长度。

在片上系统 (SoC) 设计中，线长是指片上网络 (NoC) 内互连的总物理距离。它是影响性能、功耗和制造成本的关键参数。当今的 SoC 包含由多个复杂 NoC 连接的众多 IP 块，需要有效管理线长。在互连占主导地位的先进深亚微米工艺中，过长的线长会增加延迟、增加功耗并使布局复杂化。Arteris 的 FlexGen 智能 NoC IP 旨在通过自动化 NoC 生成来应对这一挑战，以最大限度地缩短线长，同时保持严格的性能目标。

随着 SoC 复杂性的增加，应用于某些 NoC 组件的手动设计方法难以优化线长。例如，由专家手动开发的汽车 ADAS 芯片设计的总线长为 313,000 毫米。使用不受性能规格限制的 FlexGen，这一数字急剧下降到 116,000 毫米。当应用带宽和延迟要求等性能目标时，FlexGen 实现了 280,800 毫米。如图所示，这些结果凸显了 FlexGen 彻底改变 NoC 设计的能力，与传统方法相比具有可衡量的优势，并且总体上优化了 SoC 设计。

利用 FlexGen、智能 NoC IP 实现线长优化。来源：Arteris

线长直接影响设计指标，尤其是在设计过程中，互连在功率和延迟预算方面比门电路更重要。在 SSD 控制器设计中，从 FlexNoC 5 迁移到 FlexGen 可将线长缩短 25%，从而提高电源效率并加快信号传输速度。在 AI 芯片设计中，FlexGen 实现了 46% 的线长缩短、13% 的总芯片面积减少和 10% 的延迟改善。虽然所有用例可能因设置的参数而异，但预计典型结果是节省约 30% 的线长。这些改进源于 NoC 请求和响应网络（用作数据网络）中的路径优化。这些收益还包括管理服务和可观察性的控制网络，从而确保跨 IP 块的有效通信。

FlexGen 利用先进的自动化技术探索 NoC 拓扑（例如树形和网格配置），速度远快于手动方法。SSD 控制器 NoC 需要 33 小时，包括手动拓扑编辑和自动管道插入，而 FlexGen 的自动化技术在 5.5 小时内完成了任务，并且线路长度缩短了 25%。这种效率源于它能够在 IP 块之间导航空白区域，同时避免阻塞。这些区域是禁止布线以避免 IP 块中的金属短路的区域，确保根据连接图和性能规范优化从插槽位置到目标的路径。在不同的应用中，FlexGen 始终将线路长度平均缩短 30%，从而提高能效、节省面积并加快信号传输速度。

通过动态适应各种位宽，FlexGen 消除了严格的设计约束，使优化 NoC 布局变得更加容易，例如 8 位 I/O 链接到高带宽内存 (HBM) 的 2048 位数据管道。与需要统一宽度的严格解决方案不同，FlexGen 支持单个 NoC 内的多样化连接。时序收敛的可重复输出在 4% 以内，允许迭代细化，使 FlexGen 与不太可预测的替代方案区分开来。

FlexGen，智能 NoC IP 可实现可定制的自动化。来源：Arteris

FlexGen 的灵活性使工程师能够定义流量类别，包括带宽敏感、延迟敏感和尽力而为。这可确保线路长度与特定设计目标保持一致。在中档 ADAS 芯片中，与手动操作相比，这种方法可减少 35% 的线路长度并节省 9% 的面积。一家领先半导体公司的 Arteris 工具专家用户报告称，线路长度缩短了 15-20%。该工具通过 TCL 或 LEF/DEF 格式集成平面图数据并输出到物理综合，提供时序收敛估计、用于存储的 FIFO 缓冲区和中继器管道以满足延迟目标。

FlexGen 以 Arteris 丰富的 NoC 专业知识为基础，提供可立即投入生产的解决方案，与传统手动工作相比，可显著提高 NoC 设计效率并缩短线路长度。半导体公司缩短了线路长度，从而降低了功耗、延迟和制造成本，同时加快了设计周期。无论是优化启动器网络接口单元以适应目标，还是优化复杂的 SoC 布局，FlexGen 都为 NoC 设计树立了新的标杆，巩固了 Arteris 在互连 IP 技术方面的领先地位。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。

想要获取半导体产业的前沿洞见、技术速递、趋势解析，关注我们！