垂直GeSn晶体管可以实现低功率、高性能芯片

CEA Leti研究科学家已经证明，电子和其他电荷载流子在锗锡中的移动速度比在硅或锗中更快，从而使垂直方向的工作电压更低，占地面积也比平面器件更小。

这一概念验证的突破意味着由GeSe制成的垂直晶体管是未来低功耗、高性能芯片以及可能的量子计算机的有希望的候选者。

GeSe晶体管表现出的电子迁移率是由纯锗制成的类似晶体管的2.5倍。GeSn在其它方面与用于芯片制造的现有CMOS工艺兼容。由于锗和锡与硅来自同一元素周期表组，这些晶体管可以通过现有的生产线直接集成到传统的硅片中。

最近发表在《自然通讯工程》上的一篇论文《硅以外CMOS的垂直GeSn纳米线MOSFET》，指出“GeSn合金通过改变Ge和SiGe外延异质结构中的Sn含量和可调带偏移，提供了可调的能带隙。事实上，最近的一份报告表明，在Ge纳米线（NWs）上使用Ge0.92Sn0.08作为源可以提高p-MOSFET的性能。”

论文报道称：“除了它们前所未有的电光特性外，GeSn二元体的一个主要优势还在于，它们可以与Si和SiGe合金在相同的外延反应器中生长，从而实现了一个可以在Si上单片集成的全IV族光电子半导体平台。”。

该项目研究包括除了提供外延堆的CEA Leti之外的几个组织的贡献。外延是在一个非常有序的模板上进行的，一个硅衬底，具有非常精确的晶体结构。通过改变材料，CEA Leti在其顶部的层中复制了其钻石晶体结构。

“外延是一种通过复制原始结构制造多层的艺术，在化学气相沉积（CVD）反应器中用气体前体在低温下进行，”CEA研究员、CEA Leti第四组外延团队负责人Jean-Michel Hartmann说。

在需要图案化圆柱体和共形栅极堆叠沉积的工艺流程中，沉积这种堆叠并掌握外延层生长是一个极其复杂的步骤——简而言之，就是制造整个器件。CEA-Leti是全球为数不多的能够沉积这种复杂的原位掺杂Ge/GeSn堆叠的RTO之一，完成了论文中报道的联合研究的这一部分。

该论文的合著者Hartmann解释道：“这项合作证明了低带隙GeSn在具有有趣电学特性的先进晶体管中的潜力，例如沟道中的高载流子迁移率、低工作电压和更小的占地面积。”。“工业化还很遥远。我们正在推进最先进的技术，并展示锗锡作为通道材料的潜力。”

这项工作还包括来自德国的ForschungsZentrum Jülich的科学家；联合王国利兹大学；IHP-高性能微电子创新，德国法兰克福（奥德）和德国亚琛工业大学。

永霖光电-UVSIS-UVLED紫外线应用专家-独家发布