2023年12月28日，Tom's Hardware发表了一篇文章，详细介绍了本月在IEDM 2023会议上，半导体巨头台积电所制定的在2030年前后提供包含1万亿个晶体管的芯片封装路线。值得注意的是，这一计划与英特尔在去年宣布的规划有着高度的相似性，该公司表示将在未来10年内将其晶体管数量提升至1万亿个。

根据Tom's Hardware的报道，这1万亿晶体管是通过单个芯片封装上的3D封装小芯片集合实现的。尽管如此，台积电并没有因此满足，他们正在致力于开发单个芯片拥有2000亿晶体管的技术，这无疑将进一步提升其半导体产品的性能和功能。

为了实现这一目标，台积电进一步宣布，他们将持续在2nm级N2和N2P生产节点以及1.4nm级A14和1nm级A10制造工艺上加大投入，预计将在2030年左右完成这一计划。对于封装技术（如CoWoS、InFO、SoIC等）的研究和发展，台积电同样十分重视。他们相信，在这些技术不断取得进步的背景下，他们有望在2030年左右成功地构建出封装超过1万亿个晶体管的大规模多芯片解决方案。

据此前的报道，在今年的IEDM 2023会议上，台积电还详细介绍了他们在1.4nm级工艺制程的研发情况。该公司表示，他们已经全面展开了这一工艺制程的研发工作，并预计将在2025年开始量产这一工艺制程的芯片产品。台积电还重申，他们的2nm级制程将按照计划于2025年开始量产，这也为他们在2030年左右提供1万亿个晶体管的芯片封装路线提供了强大的技术支持。