1、研究背景

随着硅（Si）场效应晶体管（FET）的尺寸缩放逐渐逼近物理极限，迫切需要新一代半导体沟道来减少短沟道效应。二维（2D）材料，如二硫化钼（MoS2），以其原子薄且载流子迁移率高，展现出了在下一代晶体管技术中的巨大应用潜力。尽管2D场效应晶体管（FET）具有比Si更好的物理和电气性能，但由于缺乏合适的高质量电介质。因此，基于2D材料的FET器件未能充分发挥潜力和优势。

在硅技术中表现良好的非晶氧化物电介质，如SiO2、Al2O3和HfO2，由于长程有序的破坏，无法与2D材料形成均匀且明确的界面。这种不明确的界面使得电荷散射和陷阱难以消除，从而导致高栅极漏电流（J>1.5×10-2 A·cm-2），高界面态密度（Dit>1010 cm-2·eV-1）和低介电强度（Ebd<10 MV·cm-1），这些性能指标无法满足国际器件与系统路线图(IRDS)的要求。此外，由于2D材料的惰性无悬空键表面，在不损坏相邻层的情况下沉积原子薄的氧化物仍然具有挑战性。

2、研究成果

近日，中国科学院上海微系统所狄增峰研究员&田子傲研究员合作报道了一种2D FET中高质量的顶栅电介质——原子薄单晶Al2O3（c-Al2O3）的制备。通过结合外延剥离和插层氧化，在室温下在单晶Al表面上形成厚度为1.25 nm的稳定、化学计量准确和原子薄的c-Al2O3层，其比先进硅晶体管中使用的传统氧化物薄。由于有利的晶体结构和明确的界面，原子薄c- Al2O3的栅极漏电流（J<1×10-6 A·cm-2）、界面态密度（Dit=8.4×109 cm-2·eV-1）和介电强度（Ebd=17.4 MV·cm-1）均达到了国际器件与系统路线图(IRDS)的要求。通过使用范德华（vdW）转移方法，整个FET堆叠，包括源极、漏极、电介质和栅极，可以在一步过程中转移到MoS2沟道，以生产具有优异接触和电介质界面的2D FET。顶栅MoS2 FET展现出61 mV·dec-1的陡峭亚阈值摆动（SS）、108的高开/关电流比和10 mV的极小滞后。通过制造100个器件，证明了优异的加工再现性和均匀性。这项研究证明了生产适用于集成到完全可扩展的先进2D FET中的高质量单晶氧化物的可能性，包括负电容晶体管和自旋晶体管。

相关研究工作以“Single-crystalline metal-oxide dielectrics for top-gate 2D transistors”为题发表在国际顶级期刊《Nature》上。

3、研究内容

图1a显示了一种无需复杂化学或精密设备且可扩展的方法，用于合成高质量的原子级薄c-Al2O3层。石墨烯（Gr）/锗（Ge）晶片用作模板，利用vdW外延方法通过电子束蒸发技术生产晶片级单晶Al。由于锗可以在硅上进行外延生长，Gr/Ge基板的直径可扩展至12英寸，使得单晶铝的工业规模生产成为可能。通过利用弱vdW力，可以从石墨烯上剥离具有原子平面的图案化金属。在这种情况下，Al可以轻易从石墨烯上剥离，然后在室温和0.2ppm的氧气环境中温和氧化，实现化学吸附氧原子的均匀覆盖和氧气的有限渗透。这种条件下，可以在几秒内通过逐层机制形成厚度为几纳米的超薄c-Al2O3层。最后，将原子薄的c- Al2O3转移到SiO2、MoS2或Au等目标基板上以制造器件。整个过程是无水的，以防止Al在H2O中的氧化，同时确保石墨烯表面不受损伤，从而允许Gr/Ge晶片的重复使用。

图1. c-Al2O3的制备和表征

图2. Al/c-Al2O3栅极的特性

图3. c-Al2O3/MoS2 FET的制备和电子特性

图4. 在4英寸CVD-MoS2/蓝宝石晶片上批量制造的c-Al2O3/MoS2 FET

4、结论与展望

总之，研究者证明了单晶Al2O3作为顶栅2D晶体管的高质量介电层的制备。这一突破不仅为单晶氧化物的多样性、可扩展性和可制造性的发展奠定了基础，还促进了2D半导体技术从实验室到工业应用的顺利过渡。晶片级单晶铝和氧化铝的生长方法可以进一步扩展到其他金属，实现一系列以前无法实现的单晶氧化物的制备，以满足不同应用需求。这一技术能够扩展至目前的硅片直径，因为用于单晶石墨烯合成的锗可以直接在硅上外延生长，这显著拓宽了集成现有硅基制造工艺的潜力。此外，开发了一种专用于低维材料的自动脱粘转移工具，包括单晶介电氧化物、2D沟道材料和超薄金属电极，这对实现多功能2D器件之间的精确对准至关重要，预计将显著提升生产效率、可重复性和2D集成电路的可靠性。通过构建复杂的2D集成电路，特别是在成熟的Si-CMOS平台上进行异质集成，可以充分发挥2D材料的巨大潜力，并为下一代高性能电子设备的发展奠定基础。

论文链接：

https://www.nature.com/articles/s41586-024-07786-2