海光内推机会，大家看看有没有需要。
静态时序分析工程师
工作地点：北京 上海 苏州 成都
工作职责
1. 负责芯片顶层静态时序分析和签核收敛2. 负责关键路径的仿真分析，协助时序签核标准的制定和校正3. 负责芯片顶层时钟结构分析，并指导模块的时钟树生成4. 负责全芯片约束的验证以及切分，协助频率的制定和校正
任职要求
1. 电子类相关专业学士或硕士2. 3年以上的物理设计经验，熟悉布局布线流程3. 了解前端/DFX AFIFO/reset/scan/EDT等设计；对时序约束有一定理解4. 有后端设计各类EDA工具使用经验，如ICC2，Innovus，PrimeTime等5. 有良好的团队合作精神及沟通技巧6. 加分项：良好的Perl或Python编程能力模块物理设计工程师：
工作地点：北京 上海 苏州 成都
工作职责
1. 负责模块级的物理设计，包括布局布线，时钟树综合，时序及噪声分析，物理验证及ECO工作2. 负责模块级的时序收敛，以及PV和IREM问题的解决3. 负责模块级的数据交付，与顶层人员合作共同达成全芯片签核标准
任职要求
1. 微电子类相关专业学士或硕士2. 熟悉布局布线流程3. 有后端设计各类EDA工具使用经验，如ICC2，Innovus，Calibre，PrimeTime等4. 有良好的团队合作精神及沟通技巧5. 良好的脚本能力是加分项6. 有高性能cpu物理设计经验是加分项
先进封装失效分析工程师
工作地点：北京市、上海市、天津市，苏州，无锡，成都
工作职责
1. 理解2.5D/3D互联焊接的工艺（Hybrid-bonding等）和可靠性特征,能基于产品结构评估互联方案的质量与可靠性;2. 理解2.5D/3D先进封装中芯片和封装级热、湿-应力，能建模以及特征提取；3. 了解2.5D/3D产品封装过程和可靠性应力以及失效率分布，能搭建平台验证，并给出失效分析方案（如针对大深径比TSV的大横切面中的微缺陷表征等），4. 指导第三方实验室失效定位，并基于产品失效分析的结果，找到根本原因并提供解决路径建议
任职要求
1. 半导体电子专业，电气工程专业或其他相关本科以上学历，5年以上工作经验。2. 具备使用故障隔离技术（FI）对于失效的先进封装产品进行定位分析;3. 理解TDR/EOTPR/LIT的优缺点，并能针对性的进行应用;4. 具备良好的分析能力和自主学习能力，5. 能够理解行业技术发展趋势，2.5D（Si-Interposer）封装工艺开发工程师
工作地点：北京市、上海市、天津市，苏州，无锡，成都
工作职责
1. 2.5D Si-interposer封装工艺开发以及连接测试（CPI）以及产品验证；2. 与前端芯片设计，团队一起制定和实施先进封装产品设计相关规则（sign off）；3. 协助产品团队进行工艺优化,失效分析以及提升量产良率；4. 与跨职能团队定义和开发高速，高功率和高引脚数器件的2.5D解决方案。5. 与供应商合作推动新技术的发展，如高容值eDTC interposer开发验证等。
任职要求
1. 半导体电子专业，电气工程专业或其他相关本科以上学历，5年以上工作经验。2. 有2.5D Si-interposer相关经验者优先，如CoWoS-S/R, Fan-out等。3. 有2.5D 机械热分析、产品制程控制经验者优先;4. 具备良好的分析能力和自主学习能力，5. 能够理解行业技术发展趋势；
CPU架构工程师2
工作地点：北京 上海 苏州 成都
工作职责
1. 基于UVM搭建验证环境，实施Testplan，进行各种场景的性能分析和性能数据收集，确保整系统性能指标交付；2. 开发NOC性能模拟器仿真架构性能，给出总线相关的性能数据，与CPU模型联合仿真，给出BenchMark仿真性能评估数据；3. 协同设计人员进行架构方案实现和评估，设计方案各选项通过性能仿真给出性能分析结论，确保架构设计目标最终交付；
任职要求
1. 计算机科学、计算机工程或电子工程等相关专业学位；2. 熟悉C++和Python编程语言和Linux开发环境；3. 精通典型电路设计，熟悉各种常见的CBB，并能独立设计；4. 熟悉CPU总线架构设计，有微架构、电路设计、性能分析相关专业知识；5. 熟练掌握SystemVerilog语言、UVM 验证方法学、脚本语言知识。业务了解范围:(1) 高性能服务器处理器架构和系统架构知识;(2) 了解AXI/CHI，QPI，Infinity Fabaric等总线协议;(3) 熟悉CPU或加速器NOC架构及缓存一致性;(5) 性能模拟器开发经验;
CPU验证工程师（SOC方向）
工作地点：上海 苏州 成都
工作职责：
1. X86 CPU的SOC验证2. 负责MCU，时钟架构，多电压域，功耗管理，复位架构，控制总线等IP验证3. 负责DDR， serdes等子系统验证
任职要求
1. 计算机科学、计算机工程或电子工程等相关专业学位，硕士以上学历优先考虑。2. 精通UVM 验证方法学3. 有CPU验证经验或者通信协议经验者优先DCU内核设计工程师
工作地点：北京 上海 苏州 天津
工作职责
– 根据构架改动的要求撰写微架构实现技术文档– 编写或改进相关模块的RTL代码– 根据时序、面积、性能、功耗要求，优化RTL设计– 配合验证工程师一起验证其逻辑功能的正确性– 完成硅前的性能验证和评估– 支持硅后的软件、驱动开发和硅片调试
任职要求
– 电子工程、微电子或相关专业硕士3年以上相关工作经验– 熟悉Verilog HDL ,具有RTL开发经验，能够根据需求优化设计– 具备以下任一经验者尤佳：o 具有Graphics Compute(GPGPU)方面的设计经验o 熟悉计算逻辑(ALU)的流水线设计：例如浮点、定点运算的硬件实现和优化o 具有memory system的开发经验，熟悉Cache的硬件设计和优化o 熟悉计算机体系结构的一般知识、具有相关的CPU或GPU指令设计和优化经验– 较强的解决问题能力，良好的沟通能力和团队协作能力– 良好的英文文档阅读能力
